在Apple III中使用的堆叠RAM模块内部

2020-11-01 04:38:18

1978年,一个存储芯片只存储了16千比特的数据。为了制造32千比特的存储芯片,莫斯特克想出了一个主意,将两个16K芯片放在一个标准集成电路大小的载体上,创造出第一个存储模块,MK4332-RAM-Pak;这个模块使计算机制造商的存储系统密度翻了一番,到1982年,莫斯特克已经售出了300多万个模块。Apple III是使用这些内存模块的最知名的系统。

该模块由两个16千位存储芯片构成,由标准MK4116动态RAM(DRAM)芯片封装在无引线陶瓷芯片载体中构建而成;它们是载体顶部的金色矩形。

你可能会想,为什么客户不直接使用这些表面贴装封装,但当时对许多客户来说,焊接表面贴装组件仍然是一项挑战。然而,在双列直插式封装(DIP)载体上安装两个无铅芯片,可以让客户在使用标准通孔焊接技术的同时,将存储密度提高一倍。

容纳芯片的紫色载体是为与芯片热兼容而设计的陶瓷基板。1陶瓷载体内部除了芯片和18个浸渍引脚之间没有线路外,其余两个存储器芯片是并行布线的,只有两条选择线是分开的,这样就可以选择所需的存储器芯片。因此,MK4332模块有18个引脚,而芯片顶层有16个引脚。Mostek对下一代RAM芯片使用了相同的模块设计,由两个64kb的RAM芯片(MK4564)创建了一个128kb的RAM模块(MK4528)。

虽然你可能会想到一种复杂的安装技术,但这两个4116芯片是用标准的回流焊技术简单地焊接到基板上的。在下面的照片中,我用凿子从左边的芯片上取下金属盖子,用热气枪将右边的芯片拆开。在左边,你可以看到无铅载体封装内部的矩形硅芯片。右边是陶瓷基板上的16个焊盘。焊盘和浸针之间的线路在陶瓷基板内部。

我用多张显微镜图像制作了下面的芯片照片。白线是芯片顶部的金属布线,而下面的硅显示为暗红色。两个大的矩形区域是16,384个存储单元,排列成128×128矩阵,一分为二。这些区域之间的电路包括128个读出放大器,用于放大从存储器读取的位,以及选择电路,用于从128个位中选择一位。(外部,芯片以16,384×1的形式访问,输出一位。通常,这些芯片中有8个用来存储字节。)控制和接口电路在左边和右边,通过微小的焊线连接到外部焊盘。

在动态RAM中,一位存储在电容器中,由晶体管提供对电容器的访问。该位的值由电容器上有无电荷来表示。动态RAM的优点是每个存储单元非常小,只由两个元件构成,2允许很高的存储密度。(相比之下,静态RAM可能每个单元需要6个晶体管。)动态RAM的缺点是电容器上的电荷在几毫秒后就会泄漏。为了避免丢失数据,必须不断刷新动态RAM:从电容器读取位,放大,然后写回电容器。对于此特定芯片,所有数据必须每两毫秒刷新一次。

下图说明存储单元的布线,显示128行和列中的两行。为了读取或写入数据,行选择线被通电。该行中的晶体管接通,将该行的电容器连接到数据输入/输出线。来自该行的数据从电容器中读出并放大。此时,数据可以写回以刷新该行,也可以写入新的位。请注意,虽然芯片在内部并行访问128位,但芯片在外部一次提供对一位的访问,从128位中选择一位进行读取或写入。

下面这张放大的照片显示了一些密集堆积在一起的存储单元。由于芯片是由多层构成的,所以很难想象发生了什么。底层是灰色的硅芯片。硅的顶部是两层多晶硅。上面是金属线,这张照片去掉了金属布线。照片显示了硅中的三条感测线(数据输入/输出),两侧连接着灯泡状的存储单元。存储单元上方的垂直多晶硅条带(多晶硅1)实现电容器:硅形成下板,而多晶硅形成上板。多晶硅的第二层(多晶硅2)排列在对角区域以实现选择晶体管。多晶硅1层中的方形凹槽允许多晶硅2层接近硅形成晶体管。水平金属布线(不可见)连接到多晶硅区域,通过驱动晶体管来选择一行。请注意,由于高度优化的布局,行是交错和互锁的。当时,在芯片上安装如此多的存储器是一项挑战,推动了集成电路技术的极限。

苹果公司是这些存储模块的主要客户,在1980年的Apple III计算机中使用了它们。Apple III被作为商业计算机销售,以追随流行的Apple II。不幸的是,由于可靠性问题和一年后IBM PC的竞争,Apple III在商业上失败了。

和往常一样,苹果III的内存板3塞满了内存芯片,以获得更大的容量。一个不同寻常的设计部分是,它使用了三排内存芯片(而不是两行的幂),混合使用了16千位和32千位的内存芯片,以实现128千字节的存储。(苹果III的外壳是在主板之前设计的,所以电路板的设计必须符合可用空间。)在下面的照片中,顶排容纳的是MK4332内存模块,而最下面的两排容纳的是16KB的MK4116芯片。4.。

内存是计算中被低估的一部分。CPU通常会受到关注,但内存往往是限制因素。内存的问题是,存储单个位很容易,但当您试图扩展到数千位或数百万位时,大多数方法都是不切实际的。

早期的ENIAC计算机(1946年)使用真空管进行存储,但是这些真空管体积庞大,价格昂贵,ENIAC的累加器只能存储20个字(10位)。早期的计算机,如EDSAC(1949),使用水银延迟线作为存储器,通过汞管发送声波脉冲序列。虽然EDSAC可以存储512个字,但你必须等待位在汞管中串行循环。改进的是随机存取威廉姆斯管,它将数据存储为阴极射线管屏幕上的点。尽管威廉姆斯管是温度变化的,但威廉姆斯管被用于曼彻斯特马克1号(1949)和商用IBM 701(1952)。

核心存储器的引入给计算带来了革命性的变化,提供了快速、廉价和可靠的存储,将每一位存储在一个微小的磁化铁氧体环中。核心存储器被引入旋风计算机(1953年),并在20世纪50年代末和60年代的大多数计算机中使用。但是,由于每一位都需要单独的物理铁氧体核心,即使是最大的客户,存储器的大小也被限制在几兆字节。例如,IBM System/360(1969)的存储柜可容纳256千字节,但每个柜的重量超过一吨(下文)。

磁芯存储器相对较大。这张照片显示了IBM System/360Model85的安装。前面的机柜是IBM 2365处理器存储,每个可容纳256千字节。中央的双H机柜是CPU。来自IBM的照片。

半导体存储器导致了另一个戏剧性的转变。起初,半导体存储器价格昂贵,容量很小;英特尔的第一个产品是只有64位的存储器芯片,售价99.50美元。1968年,IBM的丹纳德发明了高性价比的动态随机存取存储器(Dynamic RAM),半导体动态随机存取存储器(DRAM)技术在多家公司迅速发展。英特尔在1970年推出了第一款商用DRAM芯片,i1103具有1K位。这款芯片因其对磁芯存储器行业的影响而被戏称为“磁芯杀手”。

随着DRAM容量的增加和价格的下降,计算机存储迅速从核心存储器转移到DRAM。5Mostek在1973年推出了4千比特的MK4096芯片,随后在1976年推出了16千比特的MK4116,1978年,富士通推出了第一款商用的64千比特DRAM芯片,日本在DRAM制造方面处于领先地位。6由于市场份额和利润的下降,英特尔于1985年退出了DRAM行业,紧随其后的是剩下的美国DRAM制造商。

在DRAM问世50年后,它仍然是主存储的主导技术,使用寿命非常长。与我描述的16千比特芯片相比,三星最近推出的16G DRAM比我描述的高出100万倍,显示出密度的惊人增长。是否有什么能挑战DRAM的长期存储领导地位,还有待观察。

我在推特上宣布我的最新博客帖子,所以请在kensheriff上关注我。我还有一个RSS订阅源。感谢Mike Braden向我推荐MK4332芯片。

有关存储模块构造的详细信息,请参阅矩形芯片载体双存储器板密度,电子学,1982年。-↩。

早期的动态RAM,如Intel1103,每个单元使用三个晶体管,并使用单独的线路读取和写入数据。存储器技术的改进将电路缩小到只有一只晶体管和一条数据线。--↩。

图中的Apple III存储板是12伏存储板,之所以这样命名,是因为存储芯片需要12伏(以及+5和-5)。它是由5伏存储板升级而来的。5伏的存储板使用了更现代的64千比特存储芯片(4864),使其具有128K或256千字节的更大容量。不便的是,电源需要12伏的负载才能运行,所以5伏的存储板有一个电源电阻器,可以从未使用的12伏电源中提取0.4安培的电流。详情请参见Apple III参考手册。-↩。

Apple III内存板还提供了成本较低的96KB模块。在这种配置中,4332内存模块被其余主板上使用的16千比特(MK4116)芯片所取代。4332模块的一个巧妙特点是在封装的末端有两个额外的精选引脚。其结果是,内存板(如Apple III)可以设计为接受16针16KB芯片或18针32KB模块,具体取决于所需的内存大小。对于较小的芯片,额外的两个引脚是没有使用的。然而,奇怪的是,Apple III存储板只接受三排芯片中的一排中较大的模块。-↩。

从磁芯存储器到半导体存储器的行业转换并不像优势半导体存储器推翻劣质核心存储器那样直接。相反,由于权衡,它们有一段时间是共存的。例如,在1972年,客户可以为D-112小型机选择核心存储器、半导体存储器或混合存储器(PDP-8的克隆);半导体存储器的速度是D-112小型机的5倍,但核心存储器提供的容量是单板容量的4倍。到1973年,行业出版物报道半导体存储器正在接管数据存储应用程序(PDP-8的克隆);半导体存储器的速度是D-112小型机的5倍,但核心存储器提供的容量是单板容量的4倍。到1973年,行业出版物报告说,半导体存储器正在接管数据存储应用程序。直到1980年,核心存储器制造商还在宣传核心存储器的好处,与半导体更好的神话作斗争。

半导体存储器推翻磁芯是不可避免的吗?我的观点是,在某些方面,技术决定论的作用;随着半导体晶体管的发展,动态随机存取存储器的发展几乎是不可避免的。然而,经济决定论对半导体存储器的成功负有更大的责任:如果磁芯仍然是低成本的选择,它很可能会一直占据主导地位。反之,ccd(电荷耦合器件)存储器和气泡存储器被炒作未来的存储技术,但无法达到淘汰半导体存储器或硬盘的性价比。-↩。

注意,存储器芯片的容量每代(1、4、16、64千比特)增加4倍,而不是2倍。原因是每个地址管脚被多路复用以提供两个地址位,因此每个额外的地址管脚导致4倍的增加。通过在行地址和列地址两者重复使用每个地址管脚,地址管脚的数量保持较低,因此即使在存储器大小扩展到256千位时也可以使用紧凑的16管脚封装。方便地,随着技术的改进,存储器芯片需要更少的电压,从而释放了以前用于电源的管脚。然而,一个结果是,当存储器大小扩展到256千比特时,也可以使用紧凑的16管脚封装。方便地,随着技术的改进,存储器芯片需要更少的电压,从而释放了以前用于电源的管脚。然而,一个结果是,芯片上地址管脚的排序基本上是随机的,因为新的地址管脚是基于可用的管脚而不是顺序来设计的。Mostek MK4096芯片中引入了多路复用地址系统,这意味着256千位的41256芯片比原来的1千位的Intel1103使用的管脚更少(16个管脚比18个管脚)。-↩